IBM revoluciona los semiconductores con chip de 0,7 nanómetros y arquitectura 3D nanostack

IBM anunció un hito importante en la industria de los semiconductores con el desarrollo de la primera tecnología de chip sub-1 nanómetro del mundo. Presentado el 25 de junio de 2026 en Yorktown Heights, Nueva York, el nuevo componente utiliza una innovadora arquitectura de transistores que opera a 0,7 nanómetros, equivalente a 7 angstroms. Este avance representa un paso crucial para superar los desafíos de la miniaturización en el sector.

Los nuevos chips de la empresa pueden integrar alrededor de 100 mil millones de transistores en un área del tamaño de una uña. Esta densidad es casi el doble que la del chip de 2 nanómetros que IBM había lanzado en 2021. La innovación es el resultado de una serie de mejoras estructurales y materiales, que garantizan un rendimiento y una eficiencia continuos, incluso cuando las dimensiones se acercan a la escala atómica.

La frontera de la miniaturización de los componentes electrónicos.

La carrera por chips más pequeños y potentes alcanza un nuevo nivel con la tecnología de 0,7 nanómetros. Esta medición indica que los componentes lógicos internos están operando en una escala que se acerca al tamaño de los átomos individuales, superando el límite anterior de 1 nanómetro. La miniaturización es vital para desarrollar dispositivos más eficientes y compactos, que son la base de la tecnología moderna.

Aunque el término “nodo transistor” se refiere más a una generación de tecnología de fabricación que a una dimensión física exacta, la capacidad de operar a 0,7 nanómetros demuestra la viabilidad de seguir reduciendo el tamaño de los componentes. Este progreso garantiza que la hoja de ruta de semiconductores de IBM prevea más de una década de avances futuros en miniaturización.

La arquitectura “nanostack” y su innovación tridimensional

La clave del avance de IBM reside en la arquitectura de transistores “nanostack”, un innovador diseño tridimensional basado en nanoláminas. Esta tecnología supone una evolución sustancial respecto a arquitecturas de nanohojas anteriores, también desarrolladas por IBM, que actualmente se encuentran a la vanguardia de la industria. El nanostack permite apilar transistores verticalmente, aprovechando la integración secuencial 3D para acomodar una cantidad mucho mayor de componentes en un solo chip.

La principal ventaja de este diseño es la flexibilidad de utilizar diferentes combinaciones de materiales en cada capa apilada. Esto permite optimizar de forma independiente el rendimiento y la eficiencia energética de cada transistor, una capacidad que estaba limitada en diseños anteriores. La validación experimental de la arquitectura nanostack confirmó su viabilidad física y operativa, compatible con aplicaciones informáticas reales.

Rendimiento y eficiencia para la próxima generación de IA

Los resultados técnicos publicados sobre el nuevo chip indican un salto considerable en la capacidad de procesamiento. Se espera que ofrezca hasta un 50% más de rendimiento o un 70% más de eficiencia energética en comparación con los chips de 2 nanómetros de IBM. Este es un factor clave para diversas aplicaciones, incluida la inteligencia artificial generativa, la infraestructura en la nube y la próxima generación de dispositivos electrónicos.

En una investigación presentada en la conferencia VLSI 2026, IBM también demostró que la arquitectura nanostack proporciona una mejora del 40% en SRAM (memoria estática de acceso aleatorio). Esta mejora es crucial para que los diseñadores de chips creen componentes más eficientes capaces de manejar las demandas de datos de gran ancho de banda requeridas por las cargas de trabajo avanzadas de inteligencia artificial.

Asociaciones estratégicas y el futuro de la fabricación cuántica

IBM, con su historial de liderazgo en semiconductores desde la década de 1960, continúa innovando en silicio, hardware de inteligencia artificial y procesadores cuánticos. La compañía colabora con socios estratégicos en su centro de investigación de semiconductores en Albany, Nueva York, que pronto recibirá una herramienta de litografía ultravioleta extrema (alta NA EUV) de alta apertura numérica desarrollada por ASML. Esta tecnología es esencial para imprimir circuitos ultraprecisos, permitiendo chips más pequeños y potentes.

Los socios que desarrollan nuevos procesos y herramientas de alto NA EUV incluyen:

• Lam Research Corp. (Nasdaq: LRCX)
• Electrón de Tokio (TEL)
• PANTALLA Semiconductor Solutions, Ltd.

Además, IBM reveló planes para crear Anderon, la primera fundición cuántica pura del mundo. Anderon, una empresa independiente, pretende aprovechar la experiencia de IBM en computación cuántica y semiconductores para posicionar a Estados Unidos como un fabricante líder mundial de obleas cuánticas. La expectativa es que la tecnología de nanoestructuras sub-1 nanómetro se adopte en la producción a gran escala en los próximos cinco años.