IBM revoluciona semicondutores com chip de 0,7 nanômetro e arquitetura “nanostack” 3D

A IBM anunciou um marco significativo na indústria de semicondutores com o desenvolvimento da primeira tecnologia de chip sub-1 nanômetro do mundo. Apresentado em 25 de junho de 2026, em Yorktown Heights, Nova York, o novo componente utiliza uma arquitetura de transistor inovadora, operando a 0,7 nanômetro, equivalente a 7 angstroms. Este avanço representa um passo crucial para superar os desafios de miniaturização no setor.

Os novos chips da empresa conseguem integrar cerca de 100 bilhões de transistores em uma área do tamanho de uma unha. Essa densidade é quase o dobro do chip de 2 nanômetros que a IBM havia lançado em 2021. A inovação é resultado de uma série de melhorias estruturais e materiais, que garantem desempenho e eficiência contínuos, mesmo quando as dimensões se aproximam da escala atômica.

A fronteira da miniaturização de componentes eletrônicos

A corrida por chips menores e mais potentes atinge um novo patamar com a tecnologia de 0,7 nanômetro. Essa medida indica que os componentes lógicos internos estão operando em uma escala que se aproxima do tamanho de átomos individuais, superando o limite anterior de 1 nanômetro. A miniaturização é vital para o desenvolvimento de dispositivos mais eficientes e compactos, que são a base da tecnologia moderna.

Embora o termo “nó de transistor” se refira mais a uma geração de tecnologia de fabricação do que a uma dimensão física exata, a capacidade de operar em 0,7 nanômetro demonstra a viabilidade de continuar a reduzir o tamanho dos componentes. Este progresso garante que o roteiro de semicondutores da IBM visualize mais de uma década de avanços futuros em miniaturização.

A arquitetura “nanostack” e sua inovação tridimensional

A chave para o avanço da IBM reside na arquitetura de transistor “nanostack”, um design tridimensional inovador baseado em nanochapas. Esta tecnologia representa uma evolução substancial em relação às arquiteturas de nanochapas anteriores, também desenvolvidas pela IBM, que são atualmente a ponta da indústria. O nanostack permite empilhar transistores verticalmente, aproveitando a integração sequencial 3D para acomodar um número muito maior de componentes em um único chip.

A principal vantagem desse design é a flexibilidade de utilizar diferentes combinações de materiais em cada camada empilhada. Isso permite otimizar de forma independente o desempenho e a eficiência energética de cada transistor, uma capacidade que era limitada em designs anteriores. A validação experimental da arquitetura nanostack confirmou sua viabilidade física e operacional, suportando aplicações de computação real.

Desempenho e eficiência para a próxima geração de IA

Os resultados técnicos publicados sobre o novo chip indicam um salto considerável na capacidade de processamento. Espera-se que ele ofereça até 50% mais desempenho ou 70% maior eficiência energética em comparação com os chips de 2 nanômetros da IBM. Isso é um impulsionador fundamental para diversas aplicações, incluindo inteligência artificial generativa, infraestrutura de nuvem e a próxima geração de dispositivos eletrônicos.

Em uma pesquisa apresentada na conferência VLSI 2026, a IBM também demonstrou que a arquitetura nanostack proporciona um aumento de escala de 40% na SRAM (Memória de Acesso Aleatório Estática). Essa melhoria é crucial para que os projetistas de chips criem componentes mais eficientes, capazes de lidar com as demandas de dados de alta largura de banda exigidas pelas cargas de trabalho avançadas de inteligência artificial.

Parcerias estratégicas e o futuro da fabricação quântica

A IBM, com seu histórico de liderança em semicondutores desde os anos 1960, continua a inovar em silício, hardware de IA e processadores quânticos. A empresa colabora com parceiros estratégicos em seu centro de pesquisa de semicondutores em Albany, Nova York, que em breve receberá uma ferramenta de litografia ultravioleta extrema de alta abertura numérica (EUV de alta NA) desenvolvida pela ASML. Essa tecnologia é essencial para a impressão de circuitos ultraprecisos, viabilizando chips menores e mais poderosos.

Entre os parceiros de desenvolvimento de novos processos e ferramentas EUV de alta NA estão:

• Lam Research Corp. (Nasdaq: LRCX)
• Tokyo Electron (TEL)
• SCREEN Semiconductor Solutions, Ltd.

Além disso, a IBM revelou planos para criar a Anderon, a primeira fundição quântica pura do mundo. A Anderon, uma empresa independente, tem como objetivo aproveitar a experiência da IBM em computação quântica e semicondutores para posicionar os Estados Unidos como um dos principais fabricantes de wafers quânticos globais. A expectativa é que a tecnologia de nanoestruturas sub-1 nanômetro seja adotada na produção em larga escala nos próximos cinco anos.