ボルト グラフィックスは、Zeus プラットフォーム テスト チップのテープアウトを完了しました。このアメリカの新興企業は、ハイパフォーマンス コンピューティング、人工知能、そして程度は低いですがゲームを目的としたコンポーネントの製造段階に進みました。この発表は今週行われ、パス トレーシングなどの特定のタスクにおけるエネルギー効率と高性能の約束を強化しました。
Zeus は、RISC-V ベースのコマンド プロセッサと専用アクセラレータを備えたカスタマイズされたアーキテクチャを採用しています。この設計では、初期チップで TSMC の 12nm プロセスが使用されていますが、プラットフォームはすでにより高度なノードに向けた準備を進めています。同社は、従来の GDDR の代わりに LPDDR5X および DDR5 メモリを使用することにより、コストが削減され、メモリ容量の増加が可能になることを強調しています。
Zeus プラットフォームは HPC、AI、エネルギー効率に重点を置いています
Bolt Graphics は、Zeus を主に法人市場向けに位置付けています。ハイパフォーマンス コンピューティングと人工知能が優先事項として挙げられますが、ゲームでのそれらの使用は二次的に言及されます。この提案は、現在の NVIDIA および AMD ソリューションよりも安価で効率的な代替手段を提供することを目指しています。
テープアウトは、物理的な生産の前に設計が終了することを表します。メーカーによれば、顧客はすでに約 4 年間にわたってこのプラットフォームをテストしています。スケーラブルなアーキテクチャにより、さまざまな使用シナリオに適応した 1 つ、2 つ、または 4 つのチップレットを備えた構成が可能になります。
- Bolt Zeus 1c26: PCIe スロットを占有し、120 W を消費し、32 GB の LPDDR5X を搭載し、FP16 で 20 TFLOP に達します。
- Bolt Zeus 2c26: FP16 では 2 つのスロット、250 W、64 GB または 128 GB LPDDR5X オプション、最大 256 MB のオンチップ キャッシュ、および 40 TFLOP を使用します。
- Bolt Zeus 4c26: 500 W に達し、FP16 で 256 GB の LPDDR5X、512 MB のキャッシュ、および 80 TFLOP をサポートします。
2U フォーマットのサーバー用バージョンでは、その数がさらに拡大します。最大 2 GB のキャッシュ、1 TB の LPDDR5X メモリ、および 5.8 TB/秒の帯域幅が約束されています。
これらのオプションは、大量のメモリと並列計算を必要とするタスクを優先します。より手頃な価格のメモリに切り替えることは、Bolt の戦略の中心点である総所有コストの削減に役立ちます。
RTX 5090 との直接比較により、パス トレーシングの向上が明らかに
Bolt Graphics は、250 W の 2c26 構成を、約 575 W で動作する RTX 5090 と比較しました。同社は、Zeus はパス トレーシングで最大 5 倍、HPC ワークロードで最大 6 倍のパフォーマンスを実現すると主張しています。 4 つのチップレットを備えた 4c26 バージョンでは、パス トレースのゲインが最大 10 倍に増加します。
この数字は消費量の違いに注目を集めます。このスタートアップは、NVIDIA ラック ソリューションと比較して、複雑な運用における総所有コストが最大 17 倍削減されたことにも言及しています。メモリ容量が大きいことが決め手となるようです。ラックでは、Zeus は同等の競合システムに比べて最大 19 倍のメモリを提供します。
専門家らは、この結果はシリコン前のシミュレーションから得られたものだと指摘している。物理ハードウェアでの実際のテストでは、まだその約束が確認されていません。ボルト氏は、商業打ち上げは2027年末にのみ行われるべきであると認識している。
パス トレースに重点を置くことで、専用のアクセラレータを利用します。このアーキテクチャは、従来の GPU の従来のシェーダー モデルに従っていません。代わりに、RISC-V コアとレイ トレーシングとシミュレーション用に最適化されたブロックを組み合わせています。これは、特定のワークロードで予測される向上を説明していますが、テクスチャとラスタライゼーションに依存する従来のゲームではパフォーマンスが制限される可能性があります。
アーキテクチャの多様性と次のステップ
Zeus プラットフォームは、カスタマイズされたハードウェアと完全なソフトウェア スタックを統合します。ボルト氏は、複数の市場との互換性と、DDR5 SO-DIMM スロットによるメモリ拡張の可能性を強調しています。この柔軟性により、要求に応じて構成を調整する必要がある環境が引き寄せられます。
TSMC の 12 nm プロセスにおけるテープアウトは、具体的な進歩を示しています。同社は将来、より高度なノードに移行する予定であり、これにより効率がさらに向上する可能性があります。今のところ、テストチップにより、量産前に設計を検証できます。
開発者と HPC 企業はすでにソリューションを評価しています。ボルトグラフィックスは正確なサンプルの日付や入手可能性を発表していないが、スケジュールは市場投入の最初のマイルストーンとして2027年を指している。
GPU セクターの変化
野心的な提案を持つスタートアップの出現は、NVIDIA と AMD の複占に圧力を加えます。 Zeus は、本来のゲーム パフォーマンスよりもエネルギー効率とメモリ量が重視されるニッチな分野に賭けています。高品質のパス トレーシング、物理シミュレーション、AI タスクが強調表示されます。
LPDDR5X および DDR5 メモリを使用すると、製造コストが安くなり、アップグレードが容易になります。これは、現在の基板の高価なはんだ付けソリューションとは対照的です。チップレットを使用したモジュール式のアプローチにより、スケーラビリティも容易になります。
実際の結果は依然として独立したテストに依存します。この約束が実現すれば、Zeus はプロフェッショナルなレンダリングと科学計算において、より手頃な価格のオプションを提供する道を開く可能性があります。業界は、特に生成 AI とリアルなグラフィックスの最近の進歩に続く発展に興味を持って注目しています。
