IBM hat mit der Entwicklung der weltweit ersten Sub-1-Nanometer-Chiptechnologie einen bedeutenden Meilenstein in der Halbleiterindustrie angekündigt. Die neue Komponente wurde am 25. Juni 2026 in Yorktown Heights, New York, vorgestellt und nutzt eine innovative Transistorarchitektur, die bei 0,7 Nanometern arbeitet, was 7 Angström entspricht. Dieser Fortschritt stellt einen entscheidenden Schritt zur Bewältigung der Miniaturisierungsherausforderungen in diesem Sektor dar.
Die neuen Chips des Unternehmens können rund 100 Milliarden Transistoren auf einer Fläche von der Größe eines Fingernagels integrieren. Diese Dichte ist fast doppelt so hoch wie die des 2-Nanometer-Chips, den IBM 2021 auf den Markt gebracht hatte. Die Innovation ist das Ergebnis einer Reihe von Struktur- und Materialverbesserungen, die kontinuierliche Leistung und Effizienz garantieren, selbst wenn sich Dimensionen der atomaren Größenordnung nähern.
Die Grenze der Miniaturisierung elektronischer Komponenten
Der Wettlauf um kleinere und leistungsstärkere Chips erreicht mit der 0,7-Nanometer-Technologie ein neues Niveau. Diese Messung zeigt, dass die internen Logikkomponenten in einer Größenordnung arbeiten, die sich der Größe einzelner Atome nähert und die bisherige Grenze von 1 Nanometer überschreitet. Miniaturisierung ist von entscheidender Bedeutung für die Entwicklung effizienterer und kompakterer Geräte, die die Grundlage moderner Technologie bilden.
Obwohl sich der Begriff „Transistorknoten“ eher auf eine Generation der Fertigungstechnologie als auf eine exakte physikalische Dimension bezieht, zeigt die Fähigkeit, bei 0,7 Nanometern zu arbeiten, die Machbarkeit einer weiteren Reduzierung der Komponentengröße. Dieser Fortschritt stellt sicher, dass die Halbleiter-Roadmap von IBM mehr als ein Jahrzehnt zukünftiger Fortschritte in der Miniaturisierung vorsieht.
Die „Nanostack“-Architektur und ihre dreidimensionale Innovation
Der Schlüssel zum Fortschritt von IBM liegt in der „Nanostack“-Transistorarchitektur, einem innovativen dreidimensionalen Design auf Basis von Nanoblättern. Diese Technologie stellt eine wesentliche Weiterentwicklung im Vergleich zu früheren Nanoblatt-Architekturen dar, die ebenfalls von IBM entwickelt wurden und derzeit auf dem neuesten Stand der Branche sind. Mit dem Nanostack können Sie Transistoren vertikal stapeln und dabei die Vorteile der sequentiellen 3D-Integration nutzen, um eine viel größere Anzahl von Komponenten auf einem einzigen Chip unterzubringen.
Der Hauptvorteil dieses Designs ist die Flexibilität, in jeder gestapelten Schicht unterschiedliche Materialkombinationen verwenden zu können. Dadurch können Sie die Leistung und Energieeffizienz jedes Transistors unabhängig voneinander optimieren, eine Fähigkeit, die bei früheren Designs nur begrenzt möglich war. Die experimentelle Validierung der Nanostack-Architektur bestätigte ihre physische und betriebliche Machbarkeit und unterstützte echte Computeranwendungen.
Leistung und Effizienz für die nächste Generation der KI
Die veröffentlichten technischen Ergebnisse zum neuen Chip deuten auf einen erheblichen Sprung in der Verarbeitungskapazität hin. Es wird erwartet, dass er im Vergleich zu den 2-Nanometer-Chips von IBM bis zu 50 % mehr Leistung oder 70 % höhere Energieeffizienz bietet. Dies ist ein wichtiger Treiber für vielfältige Anwendungen, einschließlich generativer künstlicher Intelligenz, Cloud-Infrastruktur und der nächsten Generation elektronischer Geräte.
In einer auf der VLSI 2026-Konferenz vorgestellten Studie hat IBM außerdem gezeigt, dass die Nanostack-Architektur eine 40-prozentige Hochskalierung des SRAM (Static Random Access Memory) ermöglicht. Diese Verbesserung ist für Chipdesigner von entscheidender Bedeutung, um effizientere Komponenten zu entwickeln, die den Datenanforderungen mit hoher Bandbreite gerecht werden, die für fortgeschrittene Arbeitslasten der künstlichen Intelligenz erforderlich sind.
Strategische Partnerschaften und die Zukunft der Quantenfertigung
IBM ist seit den 1960er Jahren führend im Halbleiterbereich und entwickelt weiterhin Innovationen in den Bereichen Silizium, KI-Hardware und Quantenprozessoren. Das Unternehmen arbeitet mit strategischen Partnern in seinem Halbleiterforschungszentrum in Albany, New York, zusammen, das in Kürze ein von ASML entwickeltes Lithographiegerät für extremes Ultraviolett mit hoher numerischer Apertur (High NA EUV) erhalten wird. Diese Technologie ist für den Druck ultrapräziser Schaltkreise unerlässlich und ermöglicht so kleinere und leistungsstärkere Chips.
Zu den Partnern, die neue EUV-Prozesse und -Tools mit hoher NA entwickeln, gehören:
- (Nasdaq: LRCX)
- Tokyo Electron (TEL)
- SCREEN Semiconductor Solutions, Ltd.
Darüber hinaus gab IBM Pläne zur Gründung von Anderon bekannt, der weltweit ersten reinen Quantengießerei. Anderon, ein unabhängiges Unternehmen, möchte die Expertise von IBM im Bereich Quantencomputing und Halbleiter nutzen, um die Vereinigten Staaten als weltweit führenden Hersteller von Quantenwafern zu positionieren. Es wird erwartet, dass die Nanostrukturtechnologie im Sub-1-Nanometer-Bereich in den nächsten fünf Jahren in der Großserienproduktion zum Einsatz kommt.
