IBM präsentierte eine bahnbrechende technologische Innovation, indem es den weltweit ersten Chip mit einer Größe von weniger als einem Nanometer vorstellte. Diese neue Technologie kann fast 100 Milliarden Transistoren in eine fingernagelgroße Komponente integrieren und damit die Dichte des 2021 eingeführten 2-Nanometer-Chips von IBM verdoppeln.
Dieser bedeutende Fortschritt ist das Ergebnis mehrerer Innovationen in Struktur und Materialien, einschließlich der dreidimensionalen Nanostack-Architektur von IBM. Das Unternehmen zeigt, dass kontinuierliche Leistungs- und Energieeffizienzsteigerungen auch bei Chipabmessungen im atomaren Maßstab möglich bleiben.
Die veröffentlichten technischen Daten deuten darauf hin, dass der neue Chip einen erheblichen Kapazitätssprung verspricht. Es wird geschätzt, dass er im Vergleich zu den 2-nm-Chips von IBM eine Leistungssteigerung von bis zu 50 % oder eine Verbesserung der Energieeffizienz um 70 % ermöglicht und die Datenverarbeitung in verschiedenen Bereichen wie generativer künstlicher Intelligenz, Cloud-Infrastruktur und elektronischen Geräten der nächsten Generation vorantreibt.
Revolutionäre Fortschritte im Nanostack-Chipdesign
Um diese einzigartige Komponente zu schaffen, entwickelten IBM-Forscher eine völlig einzigartige Transistorarchitektur namens „Nanostack“. Dies ist das branchenweit erste bekannte dreidimensionale Design auf Basis von Nanoblättern und stellt eine bemerkenswerte Weiterentwicklung der Nanoblatttechnologie dar, die ursprünglich von IBM erfunden wurde und heute der Industriestandard ist.
Die Nanostack-Architektur ermöglicht es Ihnen, Transistoren vertikal zu stapeln und zu skalieren, indem Sie die sequentielle 3D-Integration nutzen, um eine größere Anzahl von Komponenten auf einem einzigen Chip unterzubringen. Darüber hinaus ermöglicht das Design die Verwendung verschiedener Materialkombinationen in jeder gestapelten Schicht, wodurch die Leistung und Energieeffizienz jedes Transistors unabhängig voneinander optimiert werden.
Die Realisierbarkeit der Nanostack-Architektur von IBM wurde durch experimentelle Validierung bestätigt, einschließlich der ultradünnen dielektrischen Verbindung bei der CMOS-Integration und der Demonstration der Zweikanal-Entwicklungsfähigkeit und des Funktionsbetriebs von CMOS-Wechselrichtern mit der erwarteten Schaltleistung. Insgesamt belegen diese Ergebnisse die physikalische Konstruierbarkeit und echte Computerunterstützung der Nanostack-Technologie.
Aktuelle Forschungsergebnisse, die auf der VLSI 2026-Konferenz vorgestellt wurden, zeigen, dass die Nanostack-Architektur eine SRAM-Skalierung von 40 % ermöglicht. Diese Leistung ist von entscheidender Bedeutung, da sie Chipdesignern die Möglichkeit gibt, wesentlich effizientere Komponenten zu entwickeln und gleichzeitig die hohen Datenanforderungen fortschrittlicher künstlicher Intelligenz-Workloads zu erfüllen. Diese Bewegung hin zur Angström-Skala, die sich den Dimensionen einzelner Atome annähert, ist entscheidend für die Überwindung bisher angenommener physikalischer Grenzen bei der Weiterentwicklung des Mooreschen Gesetzes und verspricht eine neue Ära der Miniaturisierung bei Halbleitern.
Kontinuierliche Führungsrolle bei Halbleiterinnovationen bei IBM
Diese neueste Innovation ist ein klarer Beweis für die anhaltende Führungsrolle von IBM in der Halbleiterforschung und -entwicklung. Seit Jahrzehnten ist das Unternehmen ein weltweiter Pionier bei der Entwicklung von Chips, die verschiedene Computersysteme antreiben, von den Anfängen der Halbleiter in den 1960er Jahren bis zum weltweit ersten 2-Nanometer-Chip. IBM ist weiterhin führend in den Bereichen Silizium, Hardware für künstliche Intelligenz, Logik und Quantenprozessoren, die alle darauf ausgelegt sind, die Zukunft der Datenverarbeitung zu gestalten.
Das Unternehmen und seine Mitarbeiter führen diese Projekte in einem seiner wichtigsten Halbleiterforschungszentren in Albany, New York, durch. Dieses Zentrum wird in Kürze ein Werkzeug für die Extrem-Ultraviolett-Lithographie (High NA EUV) mit hoher numerischer Apertur erhalten, eine entscheidende Ausrüstung für die nächste Phase der Logikminiaturisierung. Diese von ASML entwickelte Technologie ermöglicht das Drucken von Schaltkreisen mit höchster Präzision und erleichtert so die Herstellung kleinerer und noch leistungsfähigerer Chips. IBM hat zusammen mit Partnern wie Lam Research Corp., Tokyo Electron und SCREEN Semiconductor Solutions, Ltd. zusammengearbeitet, um neue EUV-Prozesse und -Tools mit hoher NA zu entwickeln, die bereits zu funktionsfähigen Geräten führen.
Kürzlich hat IBM auch seinen Plan zur Gründung von Anderon bekannt gegeben, der ersten reinen Quantengießerei der Welt. Anderon, ein von IBM unabhängiges Unternehmen, wird die umfangreiche Erfahrung von IBM im Bereich Quantencomputing und Halbleiter nutzen, um die Vereinigten Staaten als weltweit führenden Hersteller von Quantenwafern zu positionieren.
Da die Nanostrukturtechnologie voraussichtlich so schnell wie möglich im Sub-1-Nanometer-Knoten implementiert wird, geht IBM davon aus, dass die Produktion innerhalb der nächsten fünf Jahre beginnen soll.
